亚投行“最大受益国”是印度，中国吃亏了吗？

本文主要讲述什么是TSV工艺。

TSV工艺概述

2.5D/3D封装技术作为当前前沿的先进封装工艺，实现方案丰富多样，会根据不同应用需求和技术发展动态调整，涵盖芯片减薄、芯片键合、引线键合、倒装键合、TSV、塑封、基板、引线框架、载带、晶圆级薄膜工艺等多种类型。部分工艺需根据2.5D/3D封装的特定要求进一步发展，例如3D封装中的引线键合技术，对线弧高度、焊点尺寸等有了更高标准，需要工艺上的改良与创新。除TSV工艺外，本书已对多数相关技术进行过介绍，受篇幅限制，本章仅重点讲解TSV工艺技术。

与引线键合相比，TSV能大幅缩短互连线长度，降低信号传输延迟与损耗，提升信号传输速度与带宽，同时减少功耗并缩小封装体积，是实现多功能、高性能、高可靠性，以及更轻、更薄、更小的系统级封装的有效手段之一。作为2.5D/3D封装的核心技术，TSV与其他采用基板、薄膜布线等中介的3D封装不同，芯片间通过导电通孔与焊料键合连接，热失配程度小，互连长度更短。

TSV的3D封装性能优异且发展潜力巨大，因此被称为第四代封装技术。20世纪80年代中期，垂直TSV中填充导体的概念已被明确提出，尽管当时尚未实现。20世纪90年代中期，博世公司研发出深反应离子刻蚀(DRIE)技术，使得在硅晶圆上刻蚀出垂直深孔成为可能。20世纪末，成功实现了用钨或多晶硅导体填充的高深径比TSV。2000年以来，深孔内电镀铜逐渐成为填充高深径比TSV的主要方式。此后，晶圆键合、凸点制造、晶圆薄化及化学机械抛光等技术的进步，进一步推动了TSV封装技术的完善。

TSV工艺流程

TSV技术本质上属于晶圆级制程，因此其制作可融入集成电路制造工艺的不同环节，具体可分为正面先通孔、正面中间通孔、正面后通孔及背面后通孔四种类型。

正面通孔指在晶圆的有源电路面钻孔。正面先通孔技术是在初始硅衬底上先形成通孔，也就是在芯片前道制造工艺的有源层形成之前就完成通孔制作，此时TSV制作可在晶圆制造厂前端金属互连工序前进行。正面后通孔技术则是在芯片后道工艺完成后再制作通孔，该方案的显著优势是无需改变现有集成电路的流程与设计，同时还能降低种子层沉积成本、缩短电镀时间并提高产能，目前已有部分厂商在高端Flash和DRAM领域采用这一技术。当TSV孔在CMOS与芯片后段制程(Back End of Line，BEOL)之间制作时，称为正面中间通孔，其中BEOL指芯片制造的后段工序，始于单个器件完成后的第一层金属互连，在晶圆制造厂内完成。背面后通孔技术是在芯片或晶圆与另一晶圆键合后，再在背面钻孔。

TSV制作的工艺流程具体如下：①在硅片上钻制深孔，深度超过TSV的目标厚度;②沉积介质层;③在硅片表面及深孔内沉积阻挡层、黏附层与种子金属层;④通过电镀铜或采用其他导电材料填充深孔;⑤利用化学机械抛光实现表面平坦化，并去除多余的种子金属层;⑥通过磨削或刻蚀使铜层或通孔导电层暴露出来。

TSV技术的关键工艺

TSV的关键工艺包括晶圆减薄、通孔制作和键合等环节。

1. 减薄

TSV工艺对晶圆厚度要求严格，需控制在75μm以内;随着TSV封装密度提升与孔径缩小，晶圆厚度还在不断减小，因此晶圆减薄成为TSV工艺的关键环节之一。传统封装的减薄工艺通常只需将晶圆减至200~350μm，特殊封装也仅需减至150~180μm，此时硅片仍有足够厚度承受减薄过程中磨削造成的损伤与内在应力，且自身刚性便于搬送。但TSV工艺要求晶圆减薄至50μm以下，如何减少减薄损伤、实现柔性晶圆的稳定搬送成为新的挑战。传统减薄工艺中，粗磨与精磨后残留的表面损伤是导致硅片破碎的主要原因——磨削属于物理损伤性工艺，通过物理施压、损伤、破裂与移除过程去除硅材料。为消除这类表面损伤与应力，行业尝试了干法抛光、湿法抛光、干法刻蚀、湿法刻蚀等多种方法。目前业界的主流解决方案是采用一体化设备，将硅片的磨削、抛光、保护膜去除及划片膜粘贴等工序整合在同一设备中，通过机械式搬送系统使硅片从磨削到粘贴划片膜的全过程都被吸附在真空吸盘上，始终保持平整状态。当硅片粘贴到划片膜上后，即使厚度薄于划片膜，也会顺应膜的形状保持平整，不再发生翘曲或下垂，从而解决了搬送难题。

2. 通孔

1) 钻孔

晶圆钻孔是TSV工艺的核心环节，目前主要采用干法刻蚀(又称Bosch刻蚀)与激光刻蚀两种方式。Bosch刻蚀工艺最初为MEMS技术开发，其特点是快速交替进行硅去除(采用SF?等离子刻蚀)与侧壁钝化(采用CF?等离子沉积)过程。干法刻蚀速率可达50μm/min，深宽比能达到1:80，精度为亚微米级。

激光刻蚀无需掩膜，省去了光刻胶涂敷、曝光、显影及去胶等工序。韩国三星公司已将该技术应用于存储器堆叠中。激光刻蚀的深宽比约为7:1，性能弱于干法刻蚀，更适合芯片上通孔数量较少的场景;若通孔数量超过10000个，采用光刻结合干法刻蚀的效率更高。此外，当通孔尺寸缩小至10μm以下时，激光钻孔能否进一步缩小孔径仍面临挑战。

2) 通孔绝缘

通孔绝缘通常通过CVD工艺沉积氧化物(SiO?)绝缘层，原料多采用硅烷或TEOS。若在芯片电路制造完成后进行TSV绝缘与填充，为避免影响已完成的电路部分，需选择适宜的沉积温度。TEOS沉积的典型温度为275~350℃，可获得性能合适的功能性绝缘层;而对于CMOS图像传感器、存储器等应用，則要求更低的沉积温度。目前，部分设备制造商已开发出低温氧化物沉积技术，可在室温下沉积薄膜作为TSV的高效有机绝缘层。

3) 阻挡层、种子层与填镀

在铜通孔工艺中，通常采用溅射方式沉积TiN黏附/阻挡层与铜种子层。但对于深宽比大于4:1的通孔，传统PVD直流磁控技术的台阶覆盖效果欠佳，而基于离子化金属等离子体(IMP)的PVD技术可实现孔侧壁与底部铜种子层的均匀沉积。由于电镀铜成本较低，种子层沉积后通常采用电镀铜填充通孔。不过，TSV电镀时，孔口因尖端效应会聚集更多电力线，导致此处电流密度远高于孔内;若不使用添加剂，孔口沉积速率会远快于孔内，加之孔内铜离子交换困难，容易出现孔口填满而孔内未完全沉积的情况。因此，需通过添加剂调节孔底部、侧壁与表面的电镀沉积速率(抑制孔口沉积、增强底部沉积)，或采用周期反向脉冲电流电镀，以实现通孔的完整填充。无空洞镀铜填充耗时较长，会降低生产效率，这是TSV镀铜填充面临的问题。

3. TSV键合

TSV键合所采用的工艺包括金属间键合技术与高分子黏结键合等。键合的核心目标是让芯片或元件之间形成稳定的机械连接、电连接和热传导通道，将原本分立的芯片与元件整合为一个完整的封装产品。

从键合过程的特点来看，金属间键合主要分为热压键合和共晶键合两类。例如，铜-铜键合采用热压键合方式，而铜锡、金锡等键合则属于共晶键合。铜-铜热压键合的原理是：在真空环境或保护性气氛中，对紧密贴合的两个铜表面施加高温和高压，并保持足够长的时间，使两个键合面的铜原子充分扩散，最终融合为一个整体，从而实现键合。不过，这种键合方式耗时较长，对工艺条件的要求也更为严苛。

近年来，低温金属键合成为封装领域的研究热点。研究人员希望找到一种能在较低温度下形成良好电连接和机械结合，且反应产物可耐受高温的键合方式。铜-锡键合因其优异的电学和热学性能，以及较低的键合温度(锡的熔点为232℃)而成为首选。铜-锡共晶键合过程中，低温下金属锡熔化形成液态，促使铜与锡充分接触，加速两者相互扩散，快速生成亚稳态高熔点金属间化合物Cu?Sn?(熔点415℃)和稳态化合物Cu?Sn(熔点676℃)，进而完成键合。这种键合方式在多层堆叠时，能有效避免已键合部位因后续键合过程中的热量而熔化，对三维封装的可靠性至关重要。此外，由于锡焊料具有良好的形变能力，铜-锡键合对键合表面的平整度和洁净度要求不高，即便表面存在一定起伏或微小颗粒，也能形成良好的键合。同时，液态锡能加快铜与锡的扩散速度，使键合效率更高。随着互连密度的提升，最新发展的混合键合技术也可能成为重要选择。

TSV应用发展情况

借助TSV技术可实现2.5D和3D封装，这类封装在当前3D封装方案中，在封装密度和互连长度方面均具有明显优势。因此，TSV的应用进展在一定程度上反映了3D封装领域的前沿发展态势。

1. CMOS图像传感器

2006年，东芝公司推出了全球首个集成TSV技术的产品——CMOS图像传感器(CIS)，并于2007年实现量产。性能提升与微型化是推动CIS发展的核心动力。搭载TSV的3D CMOS图像传感器，其发展历程先后经历了正面成像(FSI)、背面成像(BSI)，再到混合3D堆叠BSI的阶段。目前，CIS是TSV技术最大的应用市场。

2. MEMS领域应用

20世纪末，深反应离子刻蚀技术开始应用于MEMS领域，用于制造多晶硅TSV(如微悬臂梁、微机械超声换能器阵列所用)，以及单晶硅TSV(如微引擎的二氧化硅沟槽隔离结构)。进入21世纪后，多家MEMS制造商与代工厂陆续将惯性传感器产品及相关制造服务推向商业化，其中就包含用于晶圆级真空封装(WLVP)的气隙隔离式硅TSV。与此同时，采用空心金属TSV与WLVP技术的薄膜体声波谐振器(FBAR)也实现商业化，广泛应用于无线通信领域。将TSV与WLVP技术整合到MEMS中后，封装尺寸与成本可降至原来的1/10到1/5，这大大加速了近十年来MEMS在消费电子与移动电子领域的普及。2014年，博世公司开发出基于正面中间通孔TSV的集成MEMS传感器并投入市场，该产品所用TSV为10μm×100μm的通孔(深径比10:1)，通过铜电镀制成，相比其他主流MEMS TSV集成封装方案，显著缩小了封装的表面积与厚度。目前，MEMS已成为TSV技术的重要应用领域。 3. 存储器领域应用

TSV技术能有效提升存储器的容量与带宽——借助高密度TSV垂直互连技术堆叠多个芯片，可显著增强存储器的容量与性能。主流存储器制造商均已采用TSV 3D堆叠技术开发相关产品。2009年，三星公司推出基于TSV 3D封装的8Gb 3D DDR3 DRAM，将待机功耗与工作功耗分别降低50%和25%，并通过300个TSV将I/O速率提升至1600Mb/s以上。2014年，该公司又发布采用TSV技术的16Gb 3D DDR4 SDRAM，其I/O速率达到2.4Gb/s，由4个芯片堆叠而成。

TSV技术在高带宽存储器(HBM)中也有重要应用。HBM堆叠并未与CPU或GPU进行物理集成，而是通过小间距高密度TSV转接板实现互连。由于HBM具备接近芯片集成RAM的特性，因此拥有更快的速度与更高的带宽，适用于对存储器带宽需求较高的场景。在高性能CPU/GPU应用中，2.5D TSV转接板作为平台型技术发挥着关键作用。存储器(尤其是HBM产品)借助TSV技术，带宽得到大幅提升。2014年，海力士公司发布了采用29nm工艺与TSV技术的1.2V 8Gb 8通道高带宽存储器堆叠DRAM，带宽达128GB/s。目前，存储器是TSV技术的主要应用市场之一。

三星3D DDR4 DRAM封装

4. 其他领域应用

功率电子、模拟电子及通信等领域同样是TSV技术的重要应用阵地。2021年，西安理工大学、西安电子科技大学与曼彻斯特大学的Fengjuan Wang团队，针对6G移动通信需求，提出并研制出基于TSV技术的三种五阶超小型发夹式带通滤波器。

TSV技术展望

随着TSV技术的持续演进，通孔尺寸不断缩减，叠层中每层芯片的厚度也将进一步减小。研究表明，当硅片厚度减至5μm以下时，电路性能并不会出现明显衰减。可以预见，未来十几年内，传统器件的发展将逐步触及自身物理极限，后续突破难度可能大幅增加;而一维材料器件等新型器件目前仍停留在实验室阶段，难以实现大规模商业化落地。因此，在封装层面持续提升集成度成为当前关键，未来几年硅通孔技术仍将是微电子行业的研究热点。存储器、逻辑电路、CMOS图像传感器等快速发展的芯片应用领域对TSV的需求，将持续推动该技术的完善与升级。

此外，TSV技术还能实现不同类型芯片的异质集成——例如，手机功率放大器多采用GaAs工艺，通过TSV技术可将GaAs电路键合在CMOS电路上，形成完整功能电路。不过，在快速发展的同时，3D封装目前仍面临诸多挑战，可靠性、散热、材料匹配、芯片测试等方面的问题仍需深入研究，以推动硅通孔技术的商业化进程。