走遍天涯路，醉美在浙江

本文主要讲述什么是系统级封装技术。

互连技术

从封装内部的互连方式来看，主要包含引线键合、倒装、硅通孔(TSV)、引线框架外引脚堆叠互连、封装基板与上层封装的凸点互连，以及扇出型封装和埋入式封装中的重布线等。在同一个系统级封装(SiP)结构里，可以同时存在多种内部互连方式。例如，引线键合与倒装芯片相结合，能够实现堆叠型封装，其中包括基于中介层的内部互连和芯片间直接互连这两种堆叠型封装形式。

SIP 结构

系统级封装(SIP)的结构由其应用需求、成本等多种因素共同决定，而结构又会对封装的效率和密度产生影响。

1.引线框架形式

小外形封装(SOP)、四方扁平封装(QFP)、方形扁平无引脚封装(QFN)、栅格阵列封装(LGA)等封装类型都属于引线框架结构的封装形式，芯片与引线框架之间采用引线键合的方式实现互连，其结构又可分为水平结构、双面结构、芯片堆叠、封装堆叠以及上述多种形式的组合结构等。

2.基板形式封装

基板形式的封装通常采用阵列引脚方式，涵盖球栅阵列封装(BGA)、栅格阵列封装(LGA)以及具有微小焊球阵列的芯片级封装(CSP)。基板的类型包括陶瓷基板、有机基板和挠性基板等。这类封装内部芯片之间以及芯片与基板之间的互连方式主要有引线键合、倒装、硅通孔(TSV)等，同时配合重布线技术。其结构又能够分为 2D、2.5D 和 3D 封装形式，以及在这些基本结构基础上形成的进一步混合结构。

2D 封装结构根据芯片之间信号的互连方式，又可分为引线键合互连、倒装互连，以及采用球焊工艺与倒装工艺相结合的引线键合和倒装混合互连。

2.5D 封装的详细结构可参考之前文章中关于 2.5D 封装的内容。

3D 封装结构包含基于基板的芯片堆叠、封装堆叠、双面封装等。芯片堆叠又能分为引线键合互连、引线键合与倒装混合互连、基于硅通孔(TSV)的芯片堆叠等结构，具体内容也可参考之前文章中关于芯片堆叠的相关介绍。封装堆叠主要包括基于载带互连的封装堆叠和基于焊球互连的封装堆叠，具体内容也可参考关于封装堆叠的相关文章介绍。

3.晶圆级芯片尺寸封装(WLCSP)、扇出型晶圆级封装(FOWLP)和埋入式封装结构

在这类封装中，重布线和凸点发挥着主要的互连作用。其结构同样可以分为 2D、2.5D 和 3D 封装形式，以及在这些基本结构基础上形成的进一步混合结构。

无源元器件与集成技术

根据系统级封装(SIP)的定义，为了更好地实现系统功能，SIP 中可以包含无源元器件，在某些情况下还需要大量的无源元器件。

无源元器件通常涵盖电阻、电容、电感、滤波器、谐振器等。它们可分为分立的表面贴装技术(SMT)类型无源元器件，以及集成无源器件(Integrated Passive Device，IPD)。

1.分立的无源元器件

SIP 所使用的分立无源元器件属于 SMT 类型，其最初源于印刷电路板(PCB)组装中使用的 SMT 无源元器件，目前在大部分应用场景中，两者仍处于共享状态。SIP 对 SMT 无源元器件的要求比普通 SMT 更高，这也推动了 SMT 元器件向持续微型化的方向发展。系统级封装中常用的贴片电阻、电容和电感有着相应的标准尺寸参数。

SIP 集成 SMT 类型分立无源元器件的方法主要是表面贴装工艺，该工艺源于 PCB 组装所采用的表面贴装工艺，两者的工艺内容基本一致。不过，SIP 对贴装精度、工艺温度以及残留控制的要求更为严格。

2.集成无源器件

分立无源元器件存在占用面积大、贴装成本高的缺点。

集成无源器件技术是通过薄膜层压、晶圆制造平台及工艺、介质膜埋入等方式，将电阻、电容、电感等无源器件集成在基板、晶圆表面或基板内部，同时也能将滤波器、耦合器、天线等射频无源器件集成在基板或封装表面内。这种技术是实现 SMT 小型化、高性能和低价格的有效途径之一。

主要的集成方式包括集成于低温共烧陶瓷(LTCC)、多芯片模块(MCM-D)、晶圆级封装(WLP)、扇出型晶圆级封装(FOWLP)、埋入式、硅通孔(TSV)等结构中。

基于 LTCC 的无线射频系统级封装应用组件库已被开发，该组件库采用紧凑的电感器和电容器拓扑结构，其中 1.4nH 电感器的品质因数(Q 值)可高达 100。

薄膜多层 MCM-D 技术被证实是集成高性能无线前端系统的可行方法。由于采用高质量的电介质和铜金属化工艺，能够制作出高品质的传输线和电感器，同时还能实现带通滤波器、功率分配器、正交耦合器、微波馈通、DECT 压控振荡器以及 14GHz 低噪声放大器等器件。

利用 WLP 工艺可以制作出电感、电容、电阻、传输线等元件，并已实现可倒装的 LC 滤波器和多个电阻集成的两种集成无源器件(IPD)。

2017 年，中国电子科技集团公司第五十八研究所的周秀峰等人提出了以扇出型晶圆级封装(FOWLP)为基础的高 Q 值集成无源器件(IPD)。他们选择玻璃作为衬底，借助玻璃通孔(TGV)制作出三维结构电感，成功制备出 Q 值高达 70 的电感。研究结果显示，基于嵌入式晶圆级封装(eWLP)的插入器集成无源器件，在异构系统集成方面表现先进，且具有外形尺寸小、电气性能优异等显著优势。2010 年，英特尔公司的 Telesphor Kamgaing 等人研发出在多层有机封装基板的核心层中埋入小尺寸射频集成无源器件(IPD)的技术。

2011 年，Dzafir Shariff 等人实现了将集成无源器件(IPD)与硅通孔(TSV)集成到一块减薄至 100μm 的硅转接板上。2020 年，台积电的 W.T.Chen 等人推出了硅通孔(TSV)深槽电容。2021 年，西安理工大学的 Fengjuan Wang 等人设计出基于硅通孔(TSV)技术的三种五阶超小型发夹式带通滤波器。

新型异质元器件与集成技术

为了更全面地实现系统功能，系统级封装(SIP)中还可包含其他异质元器件，例如声表面波器件、声体波器件、晶振、天线、微机电系统(MEMS)、发光二极管(LED)、图像传感器、光波导，以及其他半导体(如砷化镓(GaAs)、碳化硅(SiC)、氮化镓(GaN)、锗硅(GeSi))器件等。

电磁干扰屏蔽技术

为确保电子设备不受外界电磁干扰，同时不对周围其他电子设备产生电磁干扰，必须进行电磁屏蔽设计。电磁屏蔽设计已广泛应用于手机射频的功率放大模组、无线通信的 WiFi 模组、智能穿戴手表的内存 / 无线接入点 / 近场通信模组等领域。系统级封装(SIP)实现封装级电磁屏蔽主要有两种方式。

第一种是电磁屏蔽盖方案，通过回流工艺将电磁屏蔽盖直接焊接在线路板上，从而覆盖需要屏蔽的封装体。

第二种是保形导电涂层或镀层方案，即在封装体的顶面和四个侧面通过保形涂覆一层导电材料来实现电磁屏蔽。保形导电涂层的涂覆方法包括导电层喷涂、导电层印刷、电镀、化学镀、蒸发、溅射等。

与屏蔽盖方案相比，保形导电涂层或镀层方案具有诸多优势：屏蔽导电层紧密贴合封装体，不会占用线路板额外空间;无需额外设计制作屏蔽盖，也省去了额外的回流工艺，大幅降低了成本。

对于保形导电层方案，基板上通过两种方式实现镀层的接地设计：一是在基板内层边缘开设接地孔，孔中心与封装外缘对齐，封装切割后会露出通孔侧壁，在完成涂层或镀层工艺后，即可实现保形导电层与通孔金属的连接，进而达成接地;二是将接地设计延伸至基板表面边缘，模塑尺寸设计得比接地层小，模塑后接地层会显露出来，导电涂层或镀层工艺完成后便能实现接地。

无论是通过接地孔还是边缘接地层进行接地设计，都需要保证一定的连接数量和横截面积，以确保与外层镀层的稳定连接。

对于结构复杂的 SIP 封装，若封装内部集成了天线和其他子系统，天线以外的部分需要屏蔽，或者封装内部各子系统之间存在相互干扰，就需要在封装内部进行隔离。此外，大尺寸 SIP 封装的整个屏蔽结构电磁谐振频率较低，加之数字系统自身噪声带宽较宽，容易在 SIP 内部形成共振，导致系统无法正常工作。因此，封装内部的局部屏蔽应用日益增多，即在封装内部构建屏蔽墙，与封装表面的保形屏蔽层共同将各子系统完全隔离。屏蔽墙的具体实现方法是通过激光打穿塑封体，露出封装基板上的接地铜箔，再灌入导电填料形成。另外，划区屏蔽将屏蔽腔划分成多个小腔体，缩小了屏蔽腔尺寸，使其谐振频率远高于系统噪声频率，从而避免电磁共振，保障系统稳定运行。